國際移動行業處理器(MIPI)聯盟日前正式發布了針對移動電話的顯示器串行接口規范(DisplaySerialInterfaceSpecification，DSI)。DSI基于MIPI的高速、低功率可擴展串行互聯的D-PHY物理層規范。

基于SLVS的物理層支持高達1Gbps的數據速率，同時產生極小的噪聲。基于D-PHY技術，DSI增加了功能以滿足移動設備顯示子系統的需要，包括低功率模式、雙向通信、16、18和24位像素的本國語言支持，并具備單一接口驅動4塊顯示屏的能力，以及對緩沖和非緩沖面板的支持。 MIPI M-PHY的協議解碼；安徽MIPI測試高速信號傳輸

終端電阻的校準，需要通過如圖3所示的RTUN模塊來實現。它的原理是利用片外精細電阻對片內電阻進行校準。基準電路產生的基準電壓vba(1.2V)經過buffer在片外6.04K電阻上產生電流，用同樣大小的電流ires流經片內電阻產生電壓與rex-tv(1.2V)進行比較，觀察比較器的輸出。通過setrd來控制W這三個開關，從000到111掃描，再從111到000掃描，改變片內電阻大小，觀察比較器輸出cmpout信號的變化，從而得到使得片內電阻接近6.04K的控制字。圖2中的比較器終端電阻采用與該模塊相同類型的電阻，以及成比例的電阻關系。當RTUN模塊完成校準后，得到的控制字setrd同時控制比較器的終端電阻，從而使得比較器終端電阻接近100歐姆。安徽MIPI測試高速信號傳輸MIPI設備由兩部分構成，分別為CCI（Camera Control Interface）和CSI（Camera Serial Interface）；

本文中的MIPI接口用于@示驅動芯片，基于MIPI-DSI協議來設計，包括一個時鐘通道和兩個數據通道。全部數據通道都可用于單向的高速傳輸，但只有條數據通道才可用于低速雙向傳輸，從屬端的狀態信息，像素等是通過該數據通道返回。時鐘通道用于在高速傳輸數據的過程中傳輸同步時鐘信號。高速接收電路是MIPI接口實現高傳輸速率的關鍵模塊，在本文中，時鐘通道和兩個數據通道采用相同的高速接收電路結構，單通道數據傳輸速率可達到1Gbps。。

MIPI還是一個正在發展的規范，其未來的改進方向包括采用更高速的嵌入式時鐘的M-PHY作為物理層、CSI/DSI向更高版本發展、完善基帶和射頻芯片間的DigRFV4接口、定義高速存儲接口UFS(主要是JEDEC組織)等。當然，MIPI能否成功，還取決于市場的選擇。

當前，終端市場要求新設計具有更低功耗、更高數據傳輸率和更小的PCB占位空間，在這種巨大壓力之下，一些智能化且具有更高性能價格比的替代方案開始逐漸為相關設計人員所采用。現在使用的幾種基于標準的串行差分接口當中，MIPI接口在功率敏感同時又要求高性能的移動手持式設備領域中的增長極為迅速。而基帶和顯示器/相機模塊對MIPI顯示器串行接口(DisplaySerialInterface，DSI)和相機串行接口(CameraSerialInterface，CSI-2)協議的采納，正是這種增長的主要推動力。DSI和CSI-2是分別針對顯示器和相機要求的邏輯層(logical-level)協議，它們通過物理互連對主機與外設之間的數據進行管理、差錯和通信。MIPID-PHY規定了連接處理器和外設的物理層的物理及電氣特性，這些MIPI接口為服務移動設備市場而專門設計。 HS模式下時鐘和數據線間的時序關系測試；

液晶屏接口類型有LVDS接口、MIPIDSIDSI接口（下文只討論液晶屏LVDS接口，不討論其它應用的LVDS接口，因此說到LVDS接口時無特殊說明都是指液晶屏LVDS接口），它們的主要信號成分都是5組差分對，其中1組時鐘CLK，4組DATA（MIPIDSI接口中稱之為lane），它們到底有什么區別，能直接互聯么？在網上搜索“MIPIDSI接口與LVDS接口區別”找到的答案基本上是描述MIPIDSI接口是什么，LVDS接口是什么，沒有直接回答該問題。深入了解這些資料后，有了一些眉目，整理如下。首先，兩種接口里面的差分信號是不能直接互聯的，準確來說是互聯后無法使用，MIPIDSI轉LVDS比較簡單，有現成的芯片，例如ICN6201、ZA7783；LVDS轉MIPIDSI比較復雜暫時沒看到通用芯片，基本上是特制模塊，而且原理也比較復雜。其次，它們的主要區別總結為兩點：1、LVDS接口只用于傳輸視頻數據，MIPIDSI不僅能夠傳輸視頻數據，還能傳輸控制指令；2、LVDS接口主要是將RGBTTL信號按照SPWG/JEIDA格式轉換成LVDS信號進行傳輸，MIPIDSI接口則按照特定的握手順序和指令規則傳輸屏幕控制所需的視頻數據和控制數據。數據線的LP信號質量測試；安徽MIPI測試高速信號傳輸

MIPI D-PHY的接收端容限測試；安徽MIPI測試高速信號傳輸

MIPI D-PHY的接收端容限測試

除了對于D-PHY設備的發送的信號質量有要求以外，MIPI協會還規定了對于接收端的容限要求，D-PHY的CTS規定的接收端的測試項目主要包含以下幾個部分。

(1)LP信號電平和時序的判決容限(GROUP1:LP-RXVOLTAGEANDTIMINGREQUIREMENTS):其中包含了被測件對于LP信號高電平、低電平的判決閾值和容限對于脈沖寬度的判決容限測試等。(TestIDs:2.1.1，2.1.22.1.3,2.1.4,2.1.5.2.1.6，2.1.7，2.1.8)

(2)LP狀態下的指令時序判決容限(GROUP2:LP-RXBEHAVIORALREQUIREMENTS):其中包含了被測件在LP狀態下對于初始化、喚醒、Escape模式切換指令時序的判決容限測試等。(TestIDs:2.2.1，2.2.2,2.2.3，2.2.4，2.2.5,2.2.6,2.2.7，2.2.8) 安徽MIPI測試高速信號傳輸