HDMI輸出兼容性測試：

1． 和HDMI接口電視的兼容性：同時傳輸音頻和視頻；2． 和DVI接口電視的兼容性：只傳輸視頻；3． 和HDMI接口的功放的兼容性：只傳輸音頻；判斷標準：HDMI接口可以傳輸的音頻支持“任何能通過S/PDIF輸出的壓縮數字音頻”和“2/6/8聲道，32-192KHZ采樣率的未壓縮的數字音頻”，可以輸出“I2S（一種數字傳輸界面，時差性能要優于S/PDIF，適合短距離通訊）和SPDIF的音頻”；它總能獲得CD的音頻質量；HDMI接口可以傳輸的視頻支持“高清1080I”，“高清720P”，“普通隔行”和“普通逐行”（目前后兩種我們沒有支持），同時支持NTSC和PAL電視制式；可以根據接受端可以接受的視頻狀態自動輸出“YUV”或“RGB”編碼的視頻格式； HDMI標準的定義設備；DDR測試HDMI測試高速信號傳輸

物理層 HDMI 一致性測試標準 為保證可靠的信息傳輸和互操作能力，行業標準規定了 網絡物理層要求。HDMI規范[1]，或更具體地講，HDMI 一致性測試規范(Compliance Test Specification) [2]規定 了 HDMI 物理層的一系列一致性測試。 圖 是 HDMI 的主要要素，即來源、電纜和接收器。源 信號在TP1上檢定，接收器設備則在 TP2上測試，保證 其位于標準余量范圍內。為測試電纜，必需同時在 TP1 和TP2上進行測試。在TP1上測量是為了保證TMDS信 號在通過電纜傳輸之前是合格的，可以保證在TP2上的 測量的合理性。通信HDMI測試眼圖測試克勞德實驗室提供完整信號質量測試系統；

FRL模式，只有3 lanes 和4 lanes 工作模式， 3 lanes 工作模式下， 支持3 Gbps和6Gbps 兩種速率；未使用的Lane3， source 和sink 都需要使用差分50Ω～150Ω端接；4 l、

HDMI2.1Source和Sink的LinkTrainingProcedureSource首先要讀取Sink的EDID（EDID是I2C地址為0xA0/0xA1，長度為256字節的存儲空間，包含Sink所支持的分辨率和比較高速率等信息），輸出sink所支持的分辨率/速率。Source不能輸出SinkEDID未支持的分辨率/速率。支持HDMI2.1的Sink，一定要在EDID的HF-VSDB對應字節把SCDC_Present設置為1，Max_FRL_Rate設置范圍是1到6，數字0不支持FRL模式，其他值為保留值。在SCDC中把Sinkversion設置為1。anes 工作模式下， 支持6/8/10/12 Gbps 四種速率。

FRL模式如何實現帶寬的增加FRL模式增加帶寬的常用方法有兩種，方法一：提升通道數據速率；方法二：速率不變時，增量通道數量。FRL模式這兩種方法都有使用。在保持HDMI物理接口不變的情況，每個通道支持的速率增加到了12Gbps；另外，原來的TMDSClockchannel重定義為FRLLane3（時鐘嵌入在數據流中）；TMDSData0/1/2分別對應FRLlane0/1/2，如下圖所示，共計有4個數據通道。這樣就實現了比較高48Gbps的帶寬。信號的編碼方式從TMDS的8b/10b改變為FRL16b/18b格式，編碼效率更高。

FRL mode 可以分為兩種模式：3 lanes 工作模式下， 支持3 Gbps和6Gbps 兩種速率；未使用的Lane3， source 和sink 都需要使用差分50Ω～150Ω端接。4 lanes 工作模式下， 支持6/8/10/12 Gbps 四種速率。 HDMI測試分為硬件測試,電性能測試,軟件測試,wifi測試,兼容性測試等。

HDMIARC。一般大部分人認為電視機接口的HDMI就是音視頻輸入給電視用的，實際上在標注ARC的電視機上是可以實現音頻回傳功能。也就是ARC【AudioReturnChannel】在HDMI眾多信號線中有一根SPDIF數字音頻信號就是從這根線上傳輸的。

DDC通道DDC全文為Display Data Channel發送端與接收端可利用DDC溝道得知彼此的發送與接收能力，但HDMI需單向獲知接收端（顯示器）的能力。使用100kHz時鐘頻率的I2C信號發送數據結構為VESAEnhanced EDID（V1.3）。 注意ARC需要用到1.4以上的擴展結構【后面會講到】 HDMI輸出端口功能測試；DDR測試HDMI測試高速信號傳輸

HDMI 1.4一致性測試規范提供自動化測試支持；DDR測試HDMI測試高速信號傳輸

HDMI測試

單端測試 這些測試使用單端探頭在每個信號對內部進行。 a. 對內偏移 對內偏移測試具有重要意義，雖然信號是差分信號，但 是可以揭示了差分信號對內實際存在的不良部分。將測 試差分對內部的偏移，標準規定的極限為位時間的15% (TBIT)。與信號對間偏移一樣，在執行這一測試前執行示 波器通道偏移校正非常重要。這可以保證比較大限度地降 低由于探測和采集系統偏移導致的誤差。 b. 低電平輸出電壓 (VL) 執行VL測試的目的是保證信號電壓電平落在規定的極限 范圍內。這一測試對每個 TMDS 信號對的 DC 電壓電平 進行檢查。CTS規定低電平電壓應落在2.7 V和2.9 V范 圍內。 為保證滿足標準，需要分析大量的波形。標準規定比較低 10,000 個波形。FastAcq 有助于更快地執行這一測試。 為確定電壓電平，可以采用直方圖方法。直方圖的統計 比較大值(直方圖峰值)表示為VL，并與標準極限進行比較。 DDR測試HDMI測試高速信號傳輸