要把并行的信號通過串行總線傳輸，一般需要對數據進行并/串轉換。為了進一步減少傳輸線的數量和提高傳輸距離，很多高速數據總線采用嵌入式時鐘和8b/10b的數據編碼方式。8b/10b編碼由于直流平衡、支持AC耦合、可嵌入時鐘信息、抗共模干擾能力強、編解碼結構相對簡單等優點，在很多高速的數字總線如FiberChannel、PCIe、SATA、USB3.0、DisplayPort、XAUI、RapidIO等接口上得到廣泛應用。圖1.20是一路串行的2.5Gbps的8b/10b編碼后的數據流以及相應的解碼結果，從中可以明顯看到解出的K28.5等控制碼以及相應的數據信息。真實的數字信號頻譜；青海設備數字信號測試

理想的跳變位置。抖動是個相對的時間量，怎么確定信號的理想的跳變位置對于 抖動的測量結果有很關鍵的影響。對于時鐘信號的測量，我們通常關心的是時鐘信號是否 精確地等間隔，因此這個理想位置通常是從被測信號中提取的一個等周期分布時鐘的跳變 沿；而對于數據信號的測量，我們關心的是這個信號相對于其時鐘的位置跳變，因此這個理 想跳變位置就是其時鐘有效沿的跳變位置。對于很多采用嵌入式時鐘的高速數字電路來 說，由于沒有專門的時鐘傳輸通道，情況要更復雜一些，這時的理想跳變位置通常是指用一 個特定的時鐘恢復電路(可能是硬件的也可能是軟件的)從數據中恢復出的時鐘的有效跳 變沿。青海設備數字信號測試數字通信的帶寬表征為：bit的傳輸速率；

 采用AC耦合方式的另一個好處是收發端在做互連時不用太考慮直流偏置點的互相影響， 互連變得非常簡單，對于熱插拔的支持能力也更好。

(3)有利于信號校驗。很多高速信號在進行傳輸時為了保證傳輸的可靠性，要對接收 到的信號進行檢查以確認收到的信號是否正確。在8b/10bit編碼表中，原始的8bit數據總 共有256個組合，即使考慮到每個Byte有正負兩個10bit編碼，也只需要用到512個10bit 的組合。而10bit的數據總共可以有1024個組合，因此有大約一半的10bit組合是無效的 數據，接收端一旦收到這樣的無效組合就可以判決數據無效。另外，前面介紹過數據在傳輸 過程中要保證直流平衡， 一旦接收端收到的數據中發現違反直流平衡的規則，也可以判決數 據無效。因此采用8b/10b編碼以后數據本身就可以提供一定的信號校驗功能。需要注意的是，這種校驗不是足夠可靠，因為理論上還是可能會有幾個bit在傳輸中發生了錯誤，但 是結果仍然符合8b/10b編碼規則和直流平衡原則。因此，很多使用8b/10b編碼的總線還 會在上層協議上再做相應的CRC校驗(循環冗余校驗)。

預加重是一種在發送端事先對發送信號的高頻分量進行補償的方法，這種方法的實現是通過增大信號跳變邊沿后個比特(跳變比特)的幅度(預加重)來完成的。比如對于一個00111的比特序列來說，做完預加重后序列里個1的幅度會比第二個和第三個1的幅度大。由于跳變比特了信號里的高頻分量，所以這種方法實際上提高了發送信號中高頻信號的能量。在實際實現時，有時并不是增加跳變比特的幅度，而是相應減小非跳變比特的幅度，減小非跳變比特幅度的這種方法有時又叫去加重(De-emphasis)。圖1.26反映的是預加重后信號波形的變化。

對于預加重技術來說，其對信號改善的效果取決于其預加重的幅度的大小，預加重的幅度是指經過預加重后跳變比特相對于非跳變比特幅度的變化。預加重幅度的計算公式如圖1.27所示。數字總線中經常使用的預加重有3.5dB、6dB、9.5dB等。對于6dB的預加重來說，相當于從發送端看，跳變比特的電壓幅度是非跳變比特電壓幅度的2倍。 數字信號的帶寬（Bandwidth）;

采用這種時鐘恢復方式后，由于CDR能跟蹤數據中的 一 部分低頻抖動，所以數據傳輸 中增加的低頻抖動對于接收端采樣影響不大，因此更適于長距離傳輸。(不過由于受到環路 濾波器帶寬的限制，數據線上的高頻抖動仍然會對接收端采樣產生比較大的影響。)

采用嵌入式時鐘的缺點在于電路的復雜度增加，而且由于數據編碼需要一些額外開銷，降低了總線效率。

隨著技術的發展，一些對總線效率要求更高的應用中開始采用另一種時鐘分配方式，即前向時鐘(ForwardClocking)。前向時鐘的實現得益于DLL(DelayLockedLoop)電路的成熟。DLL電路比較大的好處是可以很方便地用成熟的CMOS工藝大量集成，而且不會增加抖動。

一個前向時鐘的典型應用，總線仍然有單獨的時鐘傳輸通路，而與傳統并行總線所不同的是接收端每條信號路徑上都有一個DLL電路。電路開始工作時可以有一個訓練的過程，接收端的DLL在訓練過程中可以根據每條鏈路的時延情況調整時延，從而保證每條數據線都有充足的建立/保持時間。 數字信號可通過分時將大量信號合成為一個信號（稱復用信號），通過某個處理器處理后，再將信號解復用；青海設備數字信號測試

數字信號處理系統的性能取決于3個因素：采樣頻率、架構、字長。青海設備數字信號測試

我們經常使用到的總線根據數據傳輸方式的不同，可以分為并行總線和串行總線。

并行總線是數字電路中早也是普遍采用的總線結構。在這種總線上，數據線、地址線、控制線等都是并行傳輸，比如要傳輸8位的數據寬度，就需要8根數據信號線同時傳輸；如果要傳輸32位的數據寬度，就需要32根數據信號線同時傳輸。除了數據線以外，如果要尋址比較大的地址空間，還需要很多根地址線的組合來不同的地址空間。圖1.7是一個典型的微處理器的并行總線的工作時序，其中包含了1根時鐘線、16根數據線、16根地址線以及一些讀寫控制信號。 青海設備數字信號測試