PCIe5.0物理層技術PCI-SIG組織于2019年發布了針對PCIe5.0芯片設計的Base規范，針對板卡設計的CEM規范也在2021年制定完成，同時支持PCIe5.0的服務器產品也在2021年開始上市發布。對于PCIe5.0測試來說，其鏈路的拓撲模型與PCIe4.0類似，但數據速率從PCIe4.0的16Gbps提升到了32Gbps,因此鏈路上封裝、PCB、連接器的損耗更大，整個鏈路的損耗達到 - 36dB@16GHz,其中系統板損耗為 - 27dB,插卡的損耗為 - 9dB。.20是PCIe5 . 0的 鏈路損耗預算的模型。如何區分pci和pci-e(如何區分pci和pcie) ？中國澳門PCI-E測試維保

·TransactionProtocolTesting(傳輸協議測試):用于檢查設備傳輸層的協議行為。·PlatformBIOSTesting(平臺BIOS測試):用于檢查主板BIOS識別和配置PCIe外設的能力。對于PCIe4.0來說，針對之前發現的問題以及新增的特性，替換或增加了以下測試項目·InteroperabilityTesting(互操作性測試):用于檢查主板和插卡是否能夠訓練成雙方都支持的比較高速率和比較大位寬(Re-timer要和插卡一起測試)。·LaneMargining(鏈路裕量測試):用于檢查接收端的鏈路裕量掃描功能。其中，針對電氣特性測試，又有專門的物理層測試規范，用于規定具體的測試項目和測試方法。表4.2是針對PCIe4.0的主板或插卡需要進行的物理層測試項目,其中灰色背景的測試項目都涉及鏈路協商功能。中國澳門PCI-E測試維保PCIE 3.0的發射機物理層測試；

SigTest軟件的算法由PCI-SIG提供，會對信號進行時鐘恢復、均衡以及眼圖、抖 動的分析。由于PCIe4.0的接收機支持多個不同幅度的CTLE均衡，而且DFE的電平也 可以在一定范圍內調整，所以SigTest軟件會遍歷所有的CTLE值并進行DFE的優化，并 根據眼高、眼寬的結果選擇比較好的值。14是SigTest生成的PCIe4.0的信號質量測試 結果。SigTest需要用戶手動設置示波器采樣、通道嵌入、捕獲數據及進行后分析，測試效率 比較低，而且對于不熟練的測試人員還可能由于設置疏忽造成測試結果的不一致，測試項目 也主要限于信號質量與Preset相關的項目。為了提高PCIe測試的效率和測試項目覆蓋 率，有些示波器廠商提供了相應的自動化測試軟件。

要精確產生PCle要求的壓力眼圖需要調整很多參數，比如輸出信號的幅度、預加重、 差模噪聲、隨機抖動、周期抖動等，以滿足眼高、眼寬和抖動的要求。而且各個調整參數之間 也會相互制約，比如調整信號的幅度時除了會影響眼高也會影響到眼寬，因此各個參數的調 整需要反復進行以得到 一個比較好化的組合。校準中會調用PCI-SIG的SigTest軟件對信號 進行通道模型嵌入和均衡，并計算的眼高和眼寬。如果沒有達到要求，會在誤碼儀中進 一步調整注入的隨機抖動和差模噪聲的大小，直到眼高和眼寬達到參數要求。PCI-E測試信號質量測試；

按照測試規范的要求，在發送信號質量的測試中，只要有1個Preset值下能夠通過信 號質量測試就算過關；但是在Preset的測試中，則需要依次遍歷所有的Preset,并依次保存 波形進行分析。對于PCIe3.0和PCIe4.0的速率來說，由于采用128b/130b編碼，其一致性測試碼型比之前8b/10b編碼下的一致性測試碼型要復雜，總共包含36個128b/130b的   編碼字。通過特殊的設計， 一致性測試碼型中包含了長“1”碼型、長“0”碼型以及重復的“01” 碼型，通過對這些碼型的計算和處理，測試軟件可以方便地進行預加重、眼圖、抖動、通道損   耗的計算。 11是典型PCle3.0和PCIe4.0速率下的一致性測試碼型。pcie 有幾種類型,哪個速度快?中國澳門PCI-E測試維保

PCI-E 3.0測試發送端變化；中國澳門PCI-E測試維保

Cle4.0測試的CBB4和CLB4夾具無論是Preset還是信號質量的測試，都需要被測件工作在特定速率的某些Preset下，要通過測試夾具控制被測件切換到需要的設置狀態。具體方法是：在被測件插入測試夾具并且上電以后，可以通過測試夾具上的切換開關控制DUT輸出不同速率的一致性測試碼型。在切換測試夾具上的Toggle開關時，正常的PCle4.0的被測件依次會輸出2.5Gbps、5Gbps-3dB、5Gbps-6dB、8GbpsP0、8GbpsP1、8GbpsP2、8GbpsP3、8GbpsP4、8Gbps中國澳門PCI-E測試維保