為了進行更簡單的讀寫分離，Agilent的Infiniium系列示波器提供了一種叫作InfiniiScan 的功能，可以通過區域（Zone）定義的方式把讀寫數據可靠分開。

根據讀寫數據的建立保持時間不同，Agilent獨有的InfiniiScan功能可以通過在屏幕上畫 出幾個信號必須通過的區域的方式方便地分離出讀、寫數據，并進一步進行眼圖的測試。

信號的眼圖。用同樣的方法可以把讀信號的眼圖分離出來。

除了形成眼圖外，我們還可以利用示波器的模板測量功能對眼圖進行定量分析，

用戶可以根據JEDEC的要求自行定義一個模板對讀、寫信號進行模板測試，如 果模板測試Fail,則還可以利用Agilent示波器提供的模板定位功能定位到引起Fail的波形段。 DDR4存儲器設計的信號完整性。北京DDR一致性測試配件

工業規范標準，Specification:如果所設計的功能模塊要實現某種工業標準接口或者協議，那一定要找到相關的工業規范標準，讀懂規范之后，才能開始設計。

因此，為實現本設計實例中的DDR模塊，需要技術資料和文檔。

由于我們要設計DDR存諸模塊，那么在所有的資料當中，應該較早了解DDR規范。通過對DDR規范文件JEDEC79R]的閱讀，我們了解到，設計一個DDR接口，需要滿足規范中規定的DC，AC特性及信號時序特征。下面我們從設計規范要求和器件本身特性兩個方面來解讀，如何在設計中滿足設計要求。 陜西校準DDR一致性測試DDR4 和 LPDDR4 一致性測試軟件。

DDR5的接收端容限測試

前面我們在介紹USB3 . 0、PCIe等高速串行總線的測試時提到過很多高速的串行總線 由于接收端放置有均衡器，因此需要進行接收容限的測試以驗證接收均衡器和CDR在惡劣 信 號 下 的 表 現 。 對 于 D D R 來 說 ， D D R 4 及 之 前 的 總 線 接 收 端 還 相 對 比 較 簡 單 ， 只 是 做 一 些 匹配、時延、閾值的調整。但到了DDR5時代(圖5 . 19),由于信號速率更高，因此接收端也 開 始 采 用 很 多 高 速 串 行 總 線 中 使 用 的 可 變 增 益 調 整 以 及 均 衡 器 技 術 ， 這 也 使 得 D D R 5 測 試 中必須關注接收均衡器的影響，這是之前的DDR測試中不曾涉及的。

RDIMM(RegisteredDIMM,寄存器式雙列直插內存)有額外的RCD(寄存器時鐘驅動器，用來緩存來自內存控制器的地址/命令/控制信號等)用于改善信號質量，但額外寄存器的引入使得其延時和功耗較大。LRDIMM(LoadReducedDIMM,減載式雙列直插內存)有額外的MB(內存緩沖，緩沖來自內存控制器的地址/命令/控制等),在技術實現上并未使用復雜寄存器，只是通過簡單緩沖降低內存總線負載。RDIMM和LRDIMM通常應用在高性能、大容量的計算系統中。

綜上可見，DDR內存的發展趨勢是速率更高、封裝更密、工作電壓更低、信號調理技術 更復雜，這些都對設計和測試提出了更高的要求。為了從仿真、測試到功能測試階段保證DDR信號的波形質量和時序裕量，需要更復雜、更的仿真、測試和分析工具。

DDR4協議/功能調試和分析參考解決方案。

測試軟件運行后，示波器會自動設置時基、垂直增益、觸發等參數進行測量并匯總成一 個測試報告，測試報告中列出了測試的項目、是否通過、spec的要求、實測值、margin等。 自動測試軟件進行DDR4眼圖睜開度測量的一個例子。信號質量的測試還可以  輔 助 用 戶 進 行 內 存 參 數 的 配 置 ， 比 如 高 速 的 D D R 芯 片 都 提 供 有 O D T ( O n D i e Termination)的功能，用戶可以通過軟件配置改變內存芯片中的匹配電阻，并分析對信號質 量的影響。

除了一致性測試以外，DDR測試軟件還可以支持調試功能。比如在某個關鍵參數測試 失敗后，可以針對這個參數進行Debug。此時，測試軟件會捕獲、存儲一段時間的波形并進 行參數統計，根據統計結果可以查找到參數違規時對應的波形位置， 4代DDR之間有什么區別？遼寧智能化多端口矩陣測試DDR一致性測試

DDR4/LPDDR4 一致性測試；北京DDR一致性測試配件

對DDR5來說，設計更為復雜，仿真軟件需要幫助用戶通過應用IBIS模型針對基于 DDR5顆粒或DIMM的系統進行仿真驗證，比如仿真驅動能力、隨機抖動/確定性抖動、寄 生電容、片上端接ODT、信號上升/下降時間、AGC(自動增益控制)功能、4taps DFE(4抽頭 判決反饋均衡)等。

DDR的讀寫信號分離

對于DDR總線來說，真實總線上總是讀寫同時存在的。規范對于讀時序和寫時序的 相關時間參數要求是不一樣的，讀信號的測量要參考讀時序的要求，寫信號的測量要參考寫 時序的要求。因此要進行DDR信號的測試，第一步要做的是從真實工作的總線上把感興 趣的讀信號或者寫信號分離出來。JEDEC協會規定的DDR4總線的 一個工作時 序圖(參考資料： JEDEC STANDARD DDR4 SDRAM,JESD79-4),可以看到對于讀和寫信 號來說，DQS和DQ間的時序關系是不一樣的。 北京DDR一致性測試配件